PCB设计中信号完整性分析的基础
PCB设计中信号完整性分析的基础可以是基本的。仿真工具非常适合在原理图和布局设计过程中计算不同网络中信号的行为，但是您仍然需要采取一些步骤来解释结果。尽管某些信号完整性和EM仿真工具可以提供先进的功能，但它们根本无法与您可以从测量中获得的信息进行比较。无论您使用哪种方法检查电路板上的信号完整性（都应同时进行），可以采取一些重要步骤来分析信号的行为并确定电路板上的问题。
PCB设计信号完整性分析入门
信号完整性分析从预布局阶段的仿真开始。建立布局后，您可以使用一些重要的布局后仿真来分析电路板上与几何相关的信号完整性。在某些时候，您需要将模拟结果与实际测量结果进行比较，因此请务必方便进行比较。
PCB设计布局前分析
这部分实际上是关于电路设计和组件选择的。有三项重要的分析可为您提供有关董事会行为的大量信息。
暂时行为。瞬态响应也可以使用瞬态分析在时域中建模，或者您可以根据零极点分析确定瞬态的行为。这将显示由于振铃而引起的上冲/下冲，然后可以根据您的设计规则进行检查。
S参数和传递函数。板上的某些功能块可以建模为多端口网络，这意味着它们的线性行为可以用特定频率下的S参数表示。您可以从时域中的反射系数确定S参数。您可以从S参数计算网络的传递函数，反之亦然。这是一本很好的指南，显示了所涉及的所有数学。
噪声分析。表现出整流和饱和的组件（二极管，晶体管等）对噪声的响应与对预期信号的响应将有所不同。这有助于在存在噪声的情况下进行滤波器和放大器的设计，因为低电平噪声可能会比所需信号遭受更多或更少的跨阻。除此之外，不同的噪声源可能会跨越整个频域（例如1 / f噪声，散粒噪声和Johnson-Nyquist噪声），并且解决某些电路中存在的噪声可能是具有挑战性的。检查信号源上的噪声如何通过电路传播可以帮助您尝试不同的步骤来消除噪声。
PCB设计布局后分析
这部分实际上是关于检查电路板上的寄生虫如何影响信号完整性。由于寄生信号完整性影响是电路板几何形状的函数，因此您需要检查以下与几何形状相关的信号完整性问题：
相声。串扰是许多设计师的祸根，它来自电感和电容耦合。如果要检查串扰对受害者和攻击者走线的影响，则只有当两者相邻时才会发生电容耦合。感应串扰不受范围限制，并且板上的所有走线都可以通过磁场相互耦合。
传输线行为。虽然可以在预布局阶段使用传输线模型检查信号迹线，但最好直接从布局中进行。如果您的线路不受阻抗控制，那么您将需要检查线路上的反射（如果有）是否会降低接收器的信号电平，并导致数字信号产生阶梯式响应。使用模拟信号时，这可能会更加棘手，因为您正在寻找线路上的干扰和驻波形成。但是，正确的信号完整性模拟器可以将入射波和反射波分开，从而使您可以分别检查每个波的行为。然后，您可以确定反射级别，并查看信号级别PCB设计是否满足您的信令要求。
您检查过的所有内容都经过布局前检查！这里的目的是要检查寄生效应不会显着改变电路板上信号的行为。如果多条走线失败，则需要修改布局。首先要开始的是堆栈和走线几何。
您应该采取的确切步骤取决于发生了什么失败。较小的阻抗失配会导致强烈反射，从而在数字信号中产生阶梯式响应，因此必须减少阻抗失配（理想情况下应为零）。振铃是由寄生电感和电容引起的。如果振铃产生过大的过冲，则将寄生电感和电容减小相同的系数将使您的走线特性阻抗保持恒定，同时增加电路中的阻尼，从而减小振铃幅度。另一种是通过增加一个串联电阻来增加阻尼。
PCB设计信号完整性分析中的眼图
眼图测量是数字系统（尤其是千兆位网络设备和调幅信号）中使用的最基本的测量之一。在数字通道中模拟误码率需要考虑电路板上的噪声源，而噪声源并非总是先验的。这种特定的度量可以帮助您从单个度量中量化大量信息。您可以直接从眼图测量中提取以下信息：
定时抖动。当您查看切换期间的信号交叉点时，可以直接从眼图中看到上升/下降启动的变化。
信号电平变化。您将能够轻松查看信号电平如何变化。通常，这是定时抖动和其他随机噪声的某种功能。
符号间干扰（ISI）。这在多级信令（例如PAM-4）中很重要，从眼图看很明显。不过，您应该对数据进行一些基本分析，以量化ISI并对照标准进行检查。这将帮助您确定应应用的均衡级别。
平均上升/下降时间。这与信号电平之间的抖动和平均过渡有关。您可以使用平均90％信号电平时间与平均10％信号电平时间之间的时间轻松计算出该时间。
符号持续时间。这是两次抖动测量之间在信号电平之间的中点之间的时间。
如果我们假设PCB设计电路中的多个噪声源是不相关的（即独立的），并且每个噪声源的自相关为零（Johnson-Nyquist噪声和1 / f噪声就是这种情况），那么我们从眼图将收敛到高斯分布。这意味着我们可以使用一些基本的统计分析来提取平均信号电平和时序抖
动。如果您正在使用多电平信令，则可以在每个电平上应用平均信号电平测量。您还可以从眼图中提取其他一些测量值。
从这里，我们可以通过计算信号电平超出所需噪声容限的次数来量化误码率。由于您通常使用数十亿比特，因此更容易计算每个信号电平的信号电平达到未定义区域阈值的累积概率。由于我们通常使用高斯分布（请参见上面的直方图），因此可以使用误差函数轻松计算信号达到未定义的上限或下限阈值的概率。有很多开源程序和在线计算器可以很容易地为您计算这种累积概率。
将实际误码率与所需误码率进行比较时，可以确定是否需要前向纠错技术。使用多级信令，您还可以确定是否需要某种均衡方案。动态反馈均衡是一种已用于PAM-4的400G的方案，尽管其他均衡方案对于减少不同情况下的ISI更好。
PCB设计信号完整性分析入门
信号完整性分析从预布局阶段的仿真开始。建立布局后，您可以使用一些重要的布局后仿真来分析电路板上与几何相关的信号完整性。在某些时候，您需要将模拟结果与实际测量结果进行比较，因此请务必方便进行比较。
PCB设计布局前分析
这部分实际上是关于电路设计和组件选择的。有三项重要的分析可为您提供有关董事会行为的大量信息。
暂时行为。瞬态响应也可以使用瞬态分析在时域中建模，或者您可以根据零极点分析确定瞬态的行为。这将显示由于振铃而引起的上冲/下冲，然后可以根据您的设计规则进行检查。
S参数和传递函数。板上的某些功能块可以建模为多端口网络，这意味着它们的线性行为可以用特定频率下的S参数表示。您可以从时域中的反射系数确定S参数。您可以从S参数计算网络的传递函数，反之亦然。这是一本很好的指南，显示了所涉及的所有数学。
噪声分析。表现出整流和饱和的组件（二极管，晶体管等）对噪声的响应与对预期信号的响应将有所不同。这有助于在存在噪声的情况下进行滤波器和放大器的设计，因为低电平噪声可能会比所需信号遭受更多或更少的跨阻。除此之外，不同的噪声源可能会跨越整个频域（例如1 / f噪声，散粒噪声和Johnson-Nyquist噪声），并且解决某些电路中存在的噪声可能是具有挑战性的。检查信号源上的噪声如何通过电路传播可以帮助您尝试不同的步骤来消除噪声。
PCB设计布局后分析
这部分实际上是关于检查电路板上的寄生虫如何影响信号完整性。由于寄生信号完整性影响是电路板几何形状的函数，因此您需要检查以下与几何形状相关的信号完整性问题：
相声。串扰是许多设计师的祸根，它来自电感和电容耦合。如果要检查串扰对受害者和攻击者走线的影响，则只有当两者相邻时才会发生电容耦合。感应串扰不受范围限制，并且板上的所有走线都可以通过磁场相互耦合。
传输线行为。虽然可以在预布局阶段使用传输线模型检查信号迹线，但最好直接从布局中进行。如果您的线路不受阻抗控制，那么您将需要检查线路上的反射（如果有）是否会降低接收器的信号电平，并导致数字信号产生阶梯式响应。使用模拟信号时，这可能会更加棘手，因为您正在寻找线路上的干扰和驻波形成。但是，正确的信号完整性模拟器可以将入射波和反射波分开，从而使您可以分别检查每个波的行为。然后，您可以确定反射级别，并查看信号级别PCB设计是否满足您的信令要求。
您检查过的所有内容都经过布局前检查！这里的目的是要检查寄生效应不会显着改变电路板上信号的行为。如果多条走线失败，则需要修改布局。首先要开始的是堆栈和走线几何。
您应该采取的确切步骤取决于发生了什么失败。较小的阻抗失配会导致强烈反射，从而在数字信号中产生阶梯式响应，因此必须减少阻抗失配（理想情况下应为零）。振铃是由寄生电感和电容引起的。如果振铃产生过大的过冲，则将寄生电感和电容减小相同的系数将使您的走线特性阻抗保持恒定，同时增加电路中的阻尼，从而减小振铃幅度。另一种是通过增加一个串联电阻来增加阻尼。
PCB设计信号完整性分析中的眼图
眼图测量是数字系统（尤其是千兆位网络设备和调幅信号）中使用的最基本的测量之一。在数字通道中模拟误码率需要考虑电路板上的噪声源，而噪声源并非总是先验的。这种特定的度量可以帮助您从单个度量中量化大量信息。您可以直接从眼图测量中提取以下信息：
定时抖动。当您查看切换期间的信号交叉点时，可以直接从眼图中看到上升/下降启动的变化。
信号电平变化。您将能够轻松查看信号电平如何变化。通常，这是定时抖动和其他随机噪声的某种功能。
符号间干扰（ISI）。这在多级信令（例如PAM-4）中很重要，从眼图看很明显。不过，您应该对数据进行一些基本分析，以量化ISI并对照标准进行检查。这将帮助您确定应应用的均衡级别。
平均上升/下降时间。这与信号电平之间的抖动和平均过渡有关。您可以使用平均90％信号电平时间与平均10％信号电平时间之间的时间轻松计算出该时间。
符号持续时间。这是两次抖动测量之间在信号电平之间的中点之间的时间。
如果我们假设PCB设计电路中的多个噪声源是不相关的（即独立的），并且每个噪声源的自相关为零（Johnson-Nyquist噪声和1 / f噪声就是这种情况），那么我们从眼图将收敛到高斯分布。这意味着我们可以使用一些基本的统计分析来提取平均信号电平和时序抖
动。如果您正在使用多电平信令，则可以在每个电平上应用平均信号电平测量。您还可以从眼图中提取其他一些测量值。
从这里，我们可以通过计算信号电平超出所需噪声容限的次数来量化误码率。由于您通常使用数十亿比特，因此更容易计算每个信号电平的信号电平达到未定义区域阈值的累积概率。由于我们通常使用高斯分布（请参见上面的直方图），因此可以使用误差函数轻松计算信号达到未定义的上限或下限阈值的概率。有很多开源程序和在线计算器可以很容易地为您计算这种累积概率。
将实际误码率与所需误码率进行比较时，可以确定是否需要前向纠错技术。使用多级信令，您还可以确定是否需要某种均衡方案。动态反馈均衡是一种已用于PAM-4的400G的方案，尽管其他均衡方案对于减少不同情况下的ISI更好。
标签：PCB设计
上一新闻：PCB设计布局参数
下一新闻：PCB设计电源布线的网络管理
